CHIPS联盟宣布AIB 2.0规范草案 以加快开放源代码小芯片的设计

CHIPS Alliance，一个致力于开发接口，处理器和系统的通用和开放硬件的联盟，宣布已在GitHub上发布了高级接口总线(AIB)2.0版规范草案。AIB标准是一种开源，免版税的PHY级标准，用于在同一封装内连接多个半导体芯片。AIB是设计SoC，FPGA，SerDes小芯片，高性能ADC / DAC小芯片，光网络小芯片等的理想选择。

通过增加每线线路速率和每通道IO数量，AIB 2.0的边缘带宽密度是AIB 1.0的六倍以上。此外，对于较小的微型凸点，AIB 2.0可以使用的电流仅为当前微型凸点阵列面积的一半。通过AIB，设计人员可以更轻松地连接小芯片，以便公司可以混合使用代工厂，工艺节点，IP源等，从而在设计高度集成的半导体器件时具有更大的灵活性。

CHIPS联盟主席ZvonimirBandić博士说：“ AIB 2.0标准草案继续了CHIPS联盟的努力，以提供全面的设计资源来简化硬件设计并降低开发成本。” “随着公司越来越依赖小芯片来满足不同应用程序的最新计算要求和工作量，AIB将使硅IP与其他小芯片集成到单个设备中变得更加容易，以提供更高级别的功能和优化。”

CHIPS联盟及其成员正在共同努力，以促进行业生态系统的增长，该行业生态系统通过异构集成带来更多设备创新。通过更广泛地采用和支持支持AIB的小芯片，开发人员可以超越传统的单片半导体制造的限制，在设计中为每个功能利用理想的工艺节点，同时降低开发成本。领先的半导体公司已经使用了AIB规范，并且DARPA的通用异构集成和IP重用策略(CHIPS)程序也采用了AIB规范。

为了进一步减少产生模块变体并将定制模块移植到新工艺中的设计工作，Blue Cheetah Analog Design，Inc.开发了用于AIB芯片对芯片接口的敏捷，可移植且可参数化的生成器。Blue Cheetah的AIB PHY生成器可跨多种过程设计套件(PDK)快速生成可签核的AIB自定义模块(即网表，GDS，LEF，LIB和行为模型)。

“减少定制硅芯片开发的准入门槛对于小芯片运动的增长，采用和成功至关重要，” Blue Cheetah Analog Design首席执行官Krishna Settaluri博士说。“通过以按钮速度生产定制模块，Blue Cheetah的发生器极大地减少了生产准备就绪的IP的上市时间和工程工作量。我们很高兴提供这种功能，并期待使公司在芯片生态系统中蓬勃发展。”